طراحی بخش sample & hold یک مبدل آنالوگ به دیجیتال pipeline با نرخ نمونه برداری 300msps ده بیتی در تکنولوژی cmos 0.18µm

از زمانی که سیستم های پردازشگر دیجیتال مطرح شده اند این مساله نیز به همراه آن مطرح بوده که چگونه می توان یک سیگنال آنالوگ را جهت استفاده در سیستم دیجیتال، به سیگنال دیجیتال تبدیل نمود و به طور متقابل، چگونه می توان سیگنال دیجیتال پردازش شده را به سیگنال آنالوگ تبدیل کرد. در اینجا بود که ضرورت ساخت مبدل های آنالوگ به دیجیتال و دیجیتال به آنالوگ احساس شد و انواع مختلفی از این مبدل ها معرفی گردید. ارائه طرح های جدید و ایده های نو به منظور بهبود کیفیت این مدارها تا به امروز ادامه دارد. با توجه به اینکه تمامی سیگنال های موجود در طبیعت به صورت آنالوگ هستند به نظر می رسد تا زمانی که سیگنال های دیجیتال وجود داشته باشند، این مبدل ها به پیشرفت خود ادامه خواهند داد. افزایش روزافزون کاربرد مبدل های آنالوگ به دیجیتال، باعث شده تا اکثر مهندسین طراح مدار تلاش خود را در مسیر دستیابی به مبدل هایی با سرعت و دقت بالا قرار دهند. لذا دست یابی به مبدل های سریع و کم توان که دارای دقت بالا و خطای کمتری اعم از خطای بهره، خطای افست و.... ضروری می نماید. بخش sample and hold نخستین بخش یک مبدل آنالوگ به دیجیتال pipeline است وظیفه اصلی آن نمونه برداری و نگهداری سیگنال آنالوگ ورودی تا زمان تبدیل آن سیگنال به دیجیتال در طبقه اول می باشد. در این پایان نامه هدف طراحی یک بلوک sample and hold برای یک مبدل آنالوگ به دیجیتال 10 بیتmsps300 می باشد. برای دست یابی به این نرخ نمونه برداری و دقت از یک معماریsample and hold حلقه باز استفاده کرده ایم. نتایج شبیه سازی مینیمم نرخ خطینگی 11.12 بیت وsndr برابر با db68.7 نشان می دهد.